1. 74ls系列芯片引脚
74ls73是带清零的双JK负沿触发器，11
脚GND，4脚Vcc，14，3，7，10是JK
输入端，12，13，9，8是输出端，1与6
脚是清零端
2. 74ls75芯片引脚图
74ls75是四位双稳态d型锁存器。
3. 74ls系列芯片十六引脚
一般芯片的NC引脚在应用中必须悬空，不允许接任何外围。 因为NC脚,可能是悬空的脚，也可能是用于测试的脚，但手册中不会明确告知是哪种状态，所以必须悬空。
4. 74ls芯片引脚图功能图
回答：74ls160是十进制计数器，也就是说它只能记十个数。从0000-1001（0-9）到9之后再来时钟就回到0。首先是clk ，这是时钟，之后是rco这是输出。MR是复位 低电频有效（图上接线前面花圈的都是低电平有效）。
load是置数信号 当他为低电平时，在始终作用下 读入D0到D3 为了使161正常工作ENP和ENT接1 ，另外D0到D3是置数端 Q0到Q3是输出端。
5. 74ls163芯片引脚图
74ls160d是一种高集成度视频编码芯片，其参数灵敏度2，信噪比22dB，工作电压12伏，主频速率32，输出功率12瓦。它可以将数字的YUV 数字编码为PAL 或者NTSC 制式的CVBS 输出或者S 端子输出的模拟视频信号.单一的3.3V 供电,可通过其I2C 接口对芯片内部电路进行控制。
该芯片还提供了组合配置的在线I2C调试功能，为系统集成调试提供更加便利的选择
6. 74ls系列芯片引脚次序
112是2JK触发器，第一引脚是第一个触发器的时钟脉冲CP1，2脚是K1,3脚是J1，4脚是置位端，低电平有效（即4脚为低时输出位高），5脚为Q1,6脚为Q1\，7脚为第二个触发器的反输出Q2\，8脚接地，9脚为Q2,10脚为第二个出发器的置位端，11为J2,12为K2，13为第二个触发器的时钟脉冲CP2，14为第二个触发器的复位端低电平有效（即14脚为低时输出位低），15为第一个触发器的复位的，16为电源VCC。 74为2个D触发器，1脚为第一个触发器的复位端低电平有效，2脚为D1，3脚为第一个触发器的时钟CP1,4脚为第一个触发器的置位端低电平有效，5脚为Q1，6脚为Q1\，7脚接地GND,8脚为Q2\，9脚为Q2，10脚为第二个触发器的置位端低电平有效，11脚为第二个触发器的时钟CP2,12脚为D2，13脚第二个触发器的复位端低电平有效，14脚为电源VCC。注意在实际使用是两个芯片的置位和复位端都要接高电平。
7. 74ls51芯片引脚图
74LS151为互补输出的8选1数据选择器
选择控制端（地址端）为C～A，按二进制译码，从8个输入数据D0～D7中，选择一个需要的数据送到输出端Y，G为使能端，低电平有效。
8. 74ls175芯片引脚图
一、74LS175的工作原理：
74LS175为4D触发器，功能是二进制—BCD码转换器。
1脚为0时，所有Q输出为0，Q非输出为1；
9脚位时钟输入端，9脚上升沿将相应的触发器D的电平，锁存入D触发器。
电路通电后，按下复位按键S，1Q、Q2、Q三、Q4输出高电平。电路进入筹办状态。
二、电路图：
因为74LS175是下降沿触发的，故按下除复位之外的不论什么的按键都将不会发生电路状态的变化，即输入被锁定。达到了既定的功能方针。
9. 74ls161芯片引脚
74ls161中的load是置数，9脚。平时高电平，低电平时将数据输入A,B,C,D的数据置入QA,QB,QC,QD。74ls161是为可预置的4位二进制同步计数器提供的74系列的IC芯片。计数器是由基本的计数单元和一些控制门所组成，计数单元则由一系列具有存储信息功能的各类触发器构成，这些触发器有RS触发器、T触发器、D触发器及JK触发器等。
