1. 上拉电阻引脚图
上拉电阻：将一个不确定的信号（高或低电平），通过一个电阻与电源VCC相连，固定在高电平。
下拉电阻：将一个不确定的信号（高或低电平），通过一个电阻与地GND相连，固定在低电平。
上、下拉电阻的作用：
一般说法是上拉增大电流，下拉电阻是用来吸收电流。
1、当 TTL 电路驱动 CMOS 电路时，如果电路输出的高电平低于 CMOS 电路的最低高电平 （一般为 3.5V）， 这时就需要在 TTL 的输出端接上拉电阻，以提高输出高电平的值。
2、OC 门电路必须使用上拉电阻，以提高输出的高电平值。
3、为增强输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。
4、在 CMOS 芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻以降低输入阻抗， 提供泄荷通路。
5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限，增强抗干 扰能力。
6、提高总线的抗电磁干扰能力，管脚悬空就比较容易接受外界的电磁干扰。
7、长线传输中电阻不匹配容易引起反射波干扰，加上、下拉电阻是电阻匹配，有效的抑制 反射波干扰。
2. 上拉电阻电路
上拉电阻：让电路保持稳定的状态，避免误触发；当有高频干扰信过来时,可以通过上拉对电源泄放掉；很多口线和信号线是开漏输出，因此要加上拉，如IIC；还有为了阻抗匹配,多是信号完整性考虑。
电容：这是阻容滤波电路，是利用电阻和电容器进行滤波的电路，一般在整流器的输出端串入电阻，在电阻的两端并联接入电容，这种阻容滤波电路是最基本的滤波电路，电容可以滤波效能较高、能兼降压限流作用。
电路中电容没有上拉这一说，你说的应该是滤波的功能：在电源设计滤波电容的选取C≥2.5T/R其中：C为滤波电容，单位为UF；T为频率，单位为Hz；R为负载电阻，单位为Ω。加上拉电阻：1、让电路保持稳定的状态,避免误触发；2、当有高频干扰信过来时,可以通过上拉对电源释放掉；
3. 上拉电阻怎么接引脚
1、提高电压准位
当TTL电路驱动CMOS电路时，如果TTL电路输出的高电平低于CMOS电路的最低高电平，这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值；OC门电路必须加上拉电阻，以提高输出的高电平值。
2、加大输出引脚的驱动能力
有的单片机引脚上也常使用上拉电阻。
3、N/A引脚(没有连接的引脚)防静电、防干扰
在CMOS芯片上，为了防止静电造成损坏，不用的引脚不能悬空，一般接上拉电阻降低输入阻抗，提供泄荷通路。同时引脚悬空就比较容易接收外界的电磁干扰。
4、电阻匹配
抑制反射波干扰，长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻使电阻匹配，能有效的抑制反射波干扰。
5、预设空间状态/默认电位
在一些CMOS输入端接上拉或下拉电阻是为了预设默认电位。当不用这些引脚时，这些输入端下拉接低电平或上拉接高电平。在I2C等总线上空闲时的状态是由上下拉电阻获得的。
6、提高芯片输入信号的噪声容限
输入端如果是高阻状态，或高阻抗输入端处于悬空状态，此时需要加上拉或下拉电阻，以免受到随机电平的影响，进而影响电路工作。同样，如果输出端处于被动状态，需要加上拉或下拉电阻，如输出端仅仅是一个三极管的集电极，从而提高芯片输入信号的噪声容限，增强抗干扰能力。
4. 上拉电阻的接法
答:行车串电阻器接法是，从滑环引出来三相电源线分别接入电阻器的各相接点上，各相分段线分别接入控制器的接触点上，分段控制电阻的大小，实现电机的调速控制，达到快与慢。
5. 引脚下拉电阻
下拉电阻是将一个不确定的信号，通过一个电阻与地GND相连，固定在低电平。下拉电阻作用:
1、电阻匹配，抑制反射波干扰，长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。
2、在一些 CMOS 输入端接上或下拉电阻是为了预设缺省电位. 当你不用这些引脚的时候, 这些输入端下拉接 0 或上拉接 1。在I2C总线等总线上，空闲时的状态是由上下拉电阻获得 。
3、提高芯片输入信号的噪声容限：输入端如果是高阻状态，或者高阻抗输入端处于悬空状态，此时需要加上拉或下拉，以免收到随机电平而影响电路工作。同样如果输出端处于被动状态，需要加上拉或下拉，如输出端仅仅是一个三极管的集电极。从而提高芯片输入信号的噪声容限增强抗干扰能力。
下拉电阻阻值的选择原则包括:
1、从节约功耗及芯片的灌电流能力考虑应当足够大；电阻大，电流小。
2、从确保足够的驱动电流考虑应当足够小；电阻小，电流大。
3、对于高速电路，过大的上拉电阻可能边沿变平缓。综合考虑
以上三点,通常在1k到10k之间选取。
6. 上拉电阻 串联电路
串联电路总电阻与串联各部分电路的电阻之间有什么关系呢？我们知道，串联电路的特点:串联电路中各个用电器的电流是相等，串联电路中用电器两端的总电压等于各用电器电压之和，再根据欧姆定律可得，即由I=U/R得，U=IR，又根据串联电路特点:U=U1+U2，I=Ⅰ1=I2，即ⅠR=Ⅰ1R1+Ⅰ2R2，∴R=R1+R2。
结论:串联电路总电阻等于各部分电阻之和。